每一位SoC設計工程師都要成為功率「成本核算師」！
上網時間 : 2007年06月25日
計算和通信世界在向著「一切電子手持化」的進程中所發生的一件趣事就是摩爾定律並不適合於電池。儘管三極管數量仍然大約每18個月翻一番，但是，電池技術的發展卻要花5年以上。
然而，功率問題超越了電池。與功耗相關的各種問題影響著90nm及以下工藝的每一個系統級芯片的設計。除了傳統的性能和麵積之間的折衷之外，現在要加上功率的折衷。大的片上電流縮短了產品的壽命，降低了產品的可靠性，所以，降低功耗對於納米科技時代是一個重要的挑戰，並且是決定新型SoC設計取得成功的最為重要的因素之一。
在SoC設計中，功率的真正成本常常是難以量化的，但是，你可以對功率的直接和隱性成本及其對工程、NRE、元器件和封裝、成品率和可靠性、上市時間及市場競爭力等等作出非常好的估計。
工程成本是時間的函數，在SoC中存在無數功率引起的問題，如大的洩漏電流、IR降、整個裸片的工藝偏差、線延遲建模和串擾噪聲等等，這些問題都會造成NRE的增加。例如，當降低柵極功耗時，設計工程師執行從RTL變更、到綜合和功率核查、然後再回到RTL變更的若干次迭代步驟，因此，增加了工程設計的時間。我們保守地估價這大約每年使NRE費用增加20萬美元。
越來越常見的一個現象是：設計工程師同時精心設計IC、封裝和電路板，但是，對滿足所有要求的功率設計卻感到非常困難。因此，設計工程師必須在封裝中考慮IR降，並在整個設計優化的過程中加以考慮。設計工程師在設計的初期選擇IC封裝，並且與消費者就功率規範進行溝通。
功率增加1W，封裝的成本就增加1美元；對於2W的功率，封裝的價格上升到5美元。但是，要小心！選擇錯誤的封裝——或許僅僅根據價格——可能導致大量壞的元器件，並對公司的名譽造成打擊。
功率在確定最終產品成本的過程中發揮非常重要的作用，因為它包含電源的成本。各種移動應用的增長正給消費和無線市場的各種產品帶來越來越大的壓力，因為這些產品的電源/電池壽命僅僅有幾個小時，所以，功率是產品定位的關鍵差異因素。
例如，筆記本電池的容量為2,500到4,000mAH，利用這種存儲的巨大電量，你可以每小時消耗2,500mA的電流，或1-2小時有產出的工作時間。筆記本電池的主要「消費者」是處理器、屏幕、無線網卡、驅動器和其它外設。這些功能被使用的時間越多，你的筆記本電腦電池被耗盡得就越快。
上市時間(TTM)是大多數市場的重要競爭力尺度。TTM在產品很快過時的行業是至關重要的。TTM不僅僅對於在市場上打擊競爭對手是生死攸關的，而且影響項目的整個成本。產品上市所需要的時間越長，對市場佔有率的影響就越大。實際上，產品每延遲1個月上市，公司就要以付出14%的市場佔有率為代價，複雜的電源設計就是造成這些延遲的日益增長的因素之一。
計算功率的真實成本不是一門嚴格的科學，但是，每一個SoC設計工程師及其經理瞭解它可能在當今競爭激烈的市場中有著舉足輕重的地位。管理這些成本需要完美的計劃，因為它假定將出現各種問題。為此，你需要採用合適的工具和技術以管理功耗，與此同時，解決它對設計的其它部分的侵蝕效應。自頂向下的方法將使你的底線看起來更好。
