半導體製程進展最後障礙已除？
上網時間 : 2006年12月22日
一家美國新創半導體公司Mears Technologies，宣稱已掃除了將摩爾定律(Moore’s Law)延伸至22奈米節點的最後幾個路障之一：閘極漏電流(gate leakage)。透過改變電晶體通道，Mears表示其技術延續了摩爾定律的生命；該技術採用矽超晶格(silicon superlattice)來阻擋閘極漏電流。
該技術也可能成為讓半導體產業的國際技術發展藍圖(ITRS)達成目標的關鍵。半導體市場研究機構Semico Research策略技術副總裁Morry Marshall表示：「65奈米以下製程最大的問題是閘極漏電流，Mears似乎擁有了解決方案。如果該技術如同Mears所說的那樣，產業界必然會迅速採納。會排斥的只有保守主義者、懷疑論者和NIH症侯群(not-invented-here syndrome)患者。」(編按：NIH症候群指某些人或是企業，對自我創新的能力頗為自負，並拒絕採用或購買他人或別的公司所發明的技術)
Mears表示，其超晶格增強了通道平面內的載流遷移率(carrier mobility)，同時阻止與晶片平面垂直的閘極漏電流。另一家半導體產業研究機構IC Insights的技術副總裁Trevor Yancey表示：「他們放置了許多單分子層(monolayer)，有些分子層的傳導性很強，它們輪流交替阻擋垂直方向上流動的電流，因此緩解了閘極漏電流。」Mears並聲稱其超晶格在電晶體通道生成期間，僅用額外的幾個步驟即可被添加到現有的CMOS製程內。
ITRS一直試圖彙整晶片製造資源，以解決阻礙摩爾定律發展的問題。不過製程越微縮，出現的障礙也越多，讓不少產業分析師預測摩爾定律會在130nm節點之後出現趨緩的現象。
Semico的Marshall表示：「在應變矽(strained silicon)問世之前，技術發展的前景不太樂觀。沒有人知道如何在保持性能的同時，又要降低功耗。」應變矽減少了有效的電子質量，因此增加了遷移率，使前進65奈米製程成為可能。絕緣矽(silicon-on-insulator)也在65奈米節點透過電氣絕緣的相鄰元件增強了CMOS電路性能，使創新元件電路設計得以實現。
但無論是應變矽還是絕緣矽技術，都無法解決閘極漏電流的問題，採用high-K介電質甚至金屬閘或許有可能緩解這一問題。Mears則是鎖定超晶格解決方案。
Mears即將上任的CEO Neil Vasant表示：「我們的技術能使元件的功耗與性能達到平衡，並且能加進應變矽、絕緣矽甚至標準CMOS (bulk-CMOS)製程中。其他的技術可能要到5年或10年之後才能與我們並駕齊驅。」
(參考原文：Last semi roadblock cleared?)
(R. Colin Johnson)
